A cosa servono i moltiplicatori? Tanti algoritmi prevedono l utilizzo di moltiplicazioni!

Transcript

1 Moltiplicatori

2 A cosa servono i moltiplicatori? Tanti algoritmi prevedono l utilizzo di moltiplicazioni!

3 Algoritmo di Moltiplicazione

4 Algoritmo di moltiplicazione = = N i i x i X = = M i i y i Y = = = = * 2 * M j j j N i i x i y Y X Z = = = + = = N i i i N i M j j i j i z y x

5 Algoritmo di moltiplicazione + x Multiplicand Multiplier Partial products Result

6 Moltiplicatore Seriale Basato sui registri: A Moltiplicatore B Moltiplicando P Registro accumulazione parziale (64 bit) A (shift left) B (shift right) 64-bit Adder P en

7 Moltiplicatore ripple carry ad array

8 Moltiplicatore Ripple-carry ad array Vantaggi: Grande simmetria (layout regolare) Buone prestazioni (elevato parallelismo) Svantaggi: Notevole impiego di risorse hardware Critical path non ben identificabile Delay: T = [( N 1) + ( M 2)] t + ( M 1) t + mult carry sum t and

9 Memorie

10 Memorie volatili vs memorie non volatili Una memoria volatile è una memoria che mantiene il suo stato fin quando è alimentata Una memoria non volatile mantiene anche in assenza di alimentazione il valore precedentemente scritto.

11 Che tipo di memoria usare?? Codice tastiera attuatore Controllo abilita/disabilita Moneta introdotta + Accumulatore Prezzo >= Memoria volatile azzeramento Memoria non volatile

12 Memorie volatili SRAM L informazione è conservata da un bistabile, mantenendola così fin quando il circuito rimane alimentato DRAM La quantità di carica di un condensatore mantiene l informazione. Necessitano di un refresh costante.

13 SRAM Write: 1. Vengono settate le linee di bit 2. Si attiva la linea di parola Read: 1. Viene attivata la linea di parola 2. Viene valutata la differenza tra le due linee e si determina il valore memorizzato

14 Funzionamento SRAM La disposizione dei transistor garantisce stati stabili Stato 1 : Stato 2 : C 1 alto e C 2 basso T 1 T 4 spenti, T 2 T 3 accesi Stato 2 : C 2 alto e C 1 basso T 2 T 3 spenti, T 1 T 4 accesi La linea di indirizzo controlla i transistor T5 T6

15 SRAM Bit memorizzati tramite porte logiche Nessuna perdita di carica Nessuna necessità di refresh Costruzione complessa e costosa Veloci Usate per le cache

16 Organizzazione di un modulo SRAM

17 Dynamic RAM (DRAM) Linea di parola Write: 1. Si applica tensione alla linea di bit 2. Si applica il segnale alla linea di parola per abilitare la cella e trasferire la carica al condensatore Read: 1. Si seleziona la linea di indirizzo 2. La carica del consatore fluisce attraverso la linea di bit verso un amplificatore 3. La carica del condensatore deve essere ristabilita (refresh)

18 RAM Dinamiche Bit memorizzati come cariche in condensatori Decadimento delle cariche con il tempo dovuto a correnti di perdita Necessitano di un refresh Costruzione semplice Limitato numero di componenti Relativamente lente Usate per la memoria principale

19 Sense amplifier Il sense amplifier è critico nel funzionamento delle DRAM Requisiti: Alta sensibilità Immunità al rumore in genere Rigenerazione del dato nella cella Compensazione del leakage

20 Sense Amplifier

21 Crescita nelle capacità delle DRAM Kbit capacity Year of introduction

22 MEMORIE NON VOLATILI Nelle memorie EPROM il dato (binario) è rappresentato dalla presenza o meno di una carica di elettroni nel floating gate.

23 Dov è conservata l informazione? La presenza di una carica nel flooting gate della memoria alza la tensione di soglia del transistor.

24 Memorie non volatili

25 Memorie Flash EEPROM Sono memorie non volatili Vengono scritte (e lette) elettricamente Grande sviluppo negli ultimi anni

26 Logiche sincrone vs logiche asincrone

27 Classificazione dei comportamenti sequenziali Macchine Sequenziali Sequenziali Asincrone Processo di elaborazione: dipende solo dall evoluzione degli ingressi ma non esplicitamente dal trascorrere del tempo. Sequenziali Sincrone Processo di elaborazione: dipende sia dall evoluzione degli ingressi sia esplicitamente dal trascorrere del tempo. Tempo: discretizzato in intervalli elementari identici. Lo stato interno può variare solo negli istanti (di sincronismo) che separano tali intervalli. Le uscite e lo stato futuro vengono modificate solo in seguito al fronte di un segnale di sincronismo (clock)

28 Struttura astratta di macchina asincrona

29 Comportamento di macchina asincrona

30 Esempio di una macchina asincrona

31 Struttura astratta di macchina sincrona

32 Flip-Flop L elemento chiave delle logiche sequenziali sincrone è il flip-flop. data clock D O Flip-flop out Data ck Out

33 Flip-Flop data clock D O Flip-flop out D Ck Ck Out D D p1 u1 Quando ck=1, u1 è uguale a D, viceversa Se ck=0, l uscita u1 non cambia al variare degli ingressi (latch) Ck D p2 p1 e p2 sono rispettivamente uguali a D e D quando ck=1, oppure uguali a 1 quando ck=0. latch

34 Struttura astratta di una macchina sincrona

35 Comportamento di una macchina sincrona

36 Esempio di macchina sincrona

37

38 Macchine sequenziali sincrone vs Asincrone Sistema sincrono= caso speciale di sistema asincrono Un sistema sincrono è un sistema asincrono con un ingresso di sincronizzazione clock (e il vincolo che lo stato possono cambiare solo in corrispondenza di un cambiamento del clock) Asincrono è più generale di sincrono. I vincoli addizionali dei sistemi sincroni riducono il numero di possibili comportamenti e semplificano l attività di progetto Sincrono è più facile di asincrono I sistemi asincroni sono soggetti ad una varietà di fenomeni complessi (alee, corse critiche) che ne rendono difficile il progetto oltre certe dimensioni La struttura in retroazione delle macchine sequenziali consente di costruire le macchine sincrone come l unione di una macchina combinatoria e di un flip-flop (macchina sequenziale asincrona).

39 Architettura di un elaboratore digitale

40 Architettura di un elaboratore BUS CPU Dati Cotrollo indirizzi ROM RAM I/O Ispirata al modello della Macchina di Von Neuman (Princeton,Institute for advantaced Study, anni 40).

41 Il modello di Von Neuman Architettura del tutto generale che porta a realizzazioni poco dipendenti dal funzionamento desiderato Il funzionamento desiderato è espresso in termini di: Sequenza di istruzioni (programma) Memorizzate su un supporto di memoria Per cambiare funzionamento è sufficiente cambiare programma L architettura è adatta a trattare problemi molto complessi ma con efficienza minore rispetto ad un hardware dedicato

42 Unità di elaborazione (CPU) Clock ALU (Arithmetic / Logic Unit) Unità di controllo Registri

43 Unità di elaborazione (CPU) ALU (Arithmetic / Logic Unit) Esegue le operazioni aritmetiche e logiche elementari Unità di Controllo (Control Unit): controlla e coordinal attività della CPU. (In particolare, controlla il trasferimento dei dati tra memoria e registri e la decodifica e l esecuzione delle istruzioni) I registri sono locazioni usate per memorizzare dati, istruzioni, o indirizzi all interno della CPU. L accesso ai registri è molto veloce.

44 Modello di esecuzione del programma Il programma risiede in memoria ed è costituito da istruzioni codificate in forma binaria Anche gli operandi, cioè i dati risiedono in memoria Le istruzioni vengono eseguite in sequenza dalla CPU Eseguire un istruzione significare passare in sequenza in tre stati: Fetch Decode execute

45 Il ciclo fetch / decode / execute FETCH Si accede alla prossima istruzione (locazione di memoria il cui indirizzo è contenuto nel registro Program Counter PC ) Si porta l istruzione dalla memoria centrale al registro interno Instruction Register IR

46 Il ciclo fetch / decode / execute DECODE Si decodifica il tipo dell istruzione in base al suo OpCode (codice operativo) OpCode Opcode 1 2 Operazione Addizione Sottrazione

47 Il ciclo fetch / decode / execute EXECUTE Si individuano i dati usati dall istruzione Si trasferiscono tali dati nel registro opportuno Si esegue l istruzione Viene inoltre incermentato il PC

48 Il ciclo fetch / decode / execute ATTENZIONE Istruzioni particolari possono alterare il prelievo delle istruzioni da celle di memoria consecutive: Istruzioni di salto Istruzioni di chiamata a sotto-programmi Istruzioni di interruzione Esempio: