ESERCIZIO 1 Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTER-STADIO

Transcript

1 ESERCIZIO Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTER-STADIO Sono dati il seguente frammento di codice assemblatore che comincia all indirizzo indicato, e i valori iniziali specificati per alcuni registri. indirizzo codice assemblatore registro contenuto iniziale x 4 add $t, $zero, $a a x 5F E37 add $t, $t, $t2 t x F 482 lw $t, ($a) t2 x 3 ABCD Si consideri il ciclo di clock in cui l esecuzione delle istruzioni nei vari stadi è la seguente: IF non di interesse ID lw $t, ($a) EX add $t, $t, $t2 MEM add $t, $zero, $a WB non di interesse Si noti che le istruzioni precedenti a quelle indicate non hanno modificato il contenuto dei registri riportato. Si chiede di compilare le seguenti Tabelle. Il ciclo di clock considerato è il ciclo 4.

2 I campi Istruzione e di tipo NumeroRegistro possono essere indicati in forma simbolica, tutti gli altri in esadecimale, (omettendo il prefisso x) Segnali all ingresso dei registri di interstadio (subito prima del fronte di SALITA del clock) IF ID EX MEM registro IF/ID registro ID/EX: registro EX/MEM registro MEM/WB 4.Istruzione 4C.(Rs) 5F E37 F 482.Rt 8.Rd (primi 5 bit di offset!).imm/offset esteso.ex.alusrc.ex.regdest ******** 3 ABCD.R 8.ALU_out 2 F3EE.Zero.R 9.ALU_out 5F E37.DatoLetto n.d Segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock) RF.regScritt RF.DatoLetto 5F E37 RF.regLett 4 RF.regLett2 8 RF.daScrivere n.d RF.DatoLetto2 F 482 Segnali di valtre Unità funzionali (subito prima del fronte di SALITA del clock) MEM.indirizzo PCSrc 5F E37 MEM.datoScrivere 5F E37

3 ESERCIZIO variante Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTERSTADIO Dato il seguente frammento di codice assembler che comincia all indirizzo indicato e i valori iniziali specificati per alcuni registri indirizzo codice assemblatore registro contenuto iniziale x 4 addi $a, $a, 5 $a x 5F E37 add $t, $zero, $t2 $t x F 482 add $t, $t, $t2 $t2 x 3 ABCD lw $t, xf($a) Si consideri il ciclo di clock in cui l esecuzione delle istruzioni nei vari stadi è la seguente: IF non di interesse ID lw $t, xf($a) EX add $t, $t, $t2 MEM add $t, $zero, $t2 WB addi $a, $a, 5 Si chiede di compilare le seguenti tabelle. Il ciclo di clock considerato è il ciclo 5.

4 I campi Istruzione e di tipo NumeroRegistro possono essere indicati in forma simbolica, tutti gli altri in esadecimale, (omettendo il prefisso x, implicito) Segnali all ingresso dei registri di interstadio (subito prima del fronte di SALITA del clock) IF ID EX MEM registro IF/ID registro ID/EX: registro EX/MEM registro MEM/WB 44.Istruzione 4.(Rs) 5F E376 (a nuovo) F 482 (t).rt 8 t.rd E fp.imm/offset esteso FFFF F.EX.ALUsrc.EX.RegDest ************** 3 ABCD.R 8 t.alu_out 2 F3EE.Zero.R 9 t.alu_out 3 ABCD.DatoLetto Segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock) RF.regLett 4 a RF.regScritt 4 RF.DatoLetto 5F E37 (a iniz) RF.regLett2 8 t RF.daScrivere 5F E376 (a nuovo) RF.DatoLetto2 F 482 (t iniz, add t in EX) Segnali di valtre Unità funzionali (subito prima del fronte di SALITA del clock) MEM.indirizzo 3 ABCD MEM.datoScrivere 3 ABCD PCSrc ALUmain_in F 482 ALUSrc

5 ESERCIZIO 2 - Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTERSTADIO (esempio con conflitto di dato) Dato il seguente frammento di codice assembler che comincia all indirizzo indicato, i valori iniziali specificati per alcuni registri e il contenuto (e relativo indirizzo) di alcune parole della memoria dati indirizzo codice assemblatore registro contenuto iniziale x 4 add $t, $t, $t2 $a x F E37 sw $t, x72($a) $t x F 482 add $t, $t2, $a $t2 x 3 ABCD indirizzo Memoria dati parola x x AAAA 2 x 4373 x FFFF x x FFFF x x AAAA FFFF Si consideri il ciclo di clock in cui l esecuzione delle istruzioni nei vari stadi è la seguente: IF non di interesse ID non di interesse EX add $t, $t2, $a MEM sw $t, x72($a) WB add $t, $t, $t2 Si chiede di compilare le seguenti tabelle e si evidenzi il segnale associato al valore errato che si genera a causa del conflitto di dato e quello associato al valore corretto. Il ciclo di clock considerato è il ciclo 5.

6 I campi Istruzione e di tipo NumeroRegistro possono essere indicati in forma simbolica, tutti gli altri in esadecimale, (omettendo il prefisso x, implicito) Segnali all ingresso dei registri di interstadio (subito prima del fronte di SALITA del clock) IF ID EX MEM registro IF/ID registro ID/EX: registro EX/MEM registro MEM/WB 44.Istruzione 4.(Rs).Rt.Rd.Imm/offset esteso.ex.alusrc.ex.regdest ************** F E37.R 9 t.alu_out 3 8F3E.Zero X.R 8 t.alu_out 4373 (ind store).datoletto Segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock) RF.regScritt RF.DatoLetto 8 t RF.regLett RF.regLett2 RF.daScrivere 2 F3EE (valore corretto) RF.DatoLetto2 Segnali di valtre Unità funzionali (subito prima del fronte di SALITA del clock) MEM.indirizzo RegWrite 4373 MEM.datoScrivere F 482 (valore errato) ALUmain_in2 F E37 MEMWrite ALUmain_in 3 ABCD ALUSrc MemtoReg

7 ESERCIZIO 3 Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTERSTADIO Dato il seguente frammento di codice assembler che comincia all indirizzo indicato e i valori iniziali specificati per alcuni registri indirizzo codice assemblatore registro contenuto iniziale x 4 add $t, $t, $t2 $t x 5F E37 beq $t2, $t3, 6 $t2 x F 482 nop $t3 x F 482 add $t2, $t, $t3 Si consideri il ciclo di clock in cui l esecuzione delle istruzioni nei vari stadi è la seguente: IF non di interesse ID add $t2, $t, $t3 EX nop MEM beq $t2, $t3, 6 WB add $t, $t, $t2 Si chiede di compilare le seguenti tabelle. Il ciclo di clock considerato è il ciclo 5.

8 I campi Istruzione e di tipo NumeroRegistro possono essere indicati in forma simbolica, tutti gli altri in esadecimale, (omettendo il prefisso x, implicito) Segnali all ingresso dei registri di interstadio (subito prima del fronte di SALITA del clock) IF ID EX MEM registro IF/ID registro ID/EX: registro EX/MEM registro MEM/WB.Istruzione.(Rs).Rt.R.R.Rd.Imm/offset esteso.alu_out.alu_out.ex.alusrc.zero.datoletto.ex.regdest Segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock) RF.regLett RF.regScritt RF.DatoLetto RF.regLett2 RF.daScrivere RF.DatoLetto2 Segnali di valtre Unità funzionali (subito prima del fronte di SALITA del clock) MUXB_in_ PCSrc MUXB_in_ ANDbranch_in ANDbranch_in2

9 ESERCIZIO 3 VARIANTE Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTERSTADIO Dato il seguente frammento di codice assembler che comincia all indirizzo indicato e i valori iniziali specificati per alcuni registri indirizzo codice assemblatore registro contenuto iniziale x 4 add $t, $t, $t2 $t x 5F E37 beq $t2, $t3, 32 $t2 x F 482 nop $t3 x F 482 add $t2, $t, $t3 Si consideri il ciclo di clock in cui l esecuzione delle istruzioni nei vari stadi è la seguente: IF non di interesse ID add $t2, $t, $t3 EX nop MEM beq $t2, $t3, 32 WB add $t, $t, $t2 Si chiede di compilare le seguenti tabelle. Il ciclo di clock considerato è il ciclo 5. SOLUZIONE GIA PUBBLICATA IN ALTRO FILE

10 I campi Istruzione e di tipo NumeroRegistro possono essere indicati in forma simbolica, tutti gli altri in esadecimale, (omettendo il prefisso x, implicito) Segnali all ingresso dei registri di interstadio (subito prima del fronte di SALITA del clock) IF ID EX MEM registro IF/ID registro ID/EX: registro EX/MEM registro MEM/WB.Istruzione.(Rs).Rt.R.R.Rd.Imm/offset esteso.alu_out.alu_out.ex.alusrc.zero.datoletto.ex.regdest Segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock) RF.regLett RF.regScritt RF.DatoLetto RF.regLett2 RF.daScrivere RF.DatoLetto2 Segnali di valtre Unità funzionali (subito prima del fronte di SALITA del clock) MUXB_in_ PCSrc MUXB_in_ ANDbranch_in ANDbranch_in2

11 ESERCIZIO 4 Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTERSTADIO (esempio con stallo) Sono dati il seguente frammento di codice assemblatore che comincia all indirizzo indicato, e i valori iniziali specificati per alcuni registri. indirizzo codice assemblatore registro contenuto x 4 add $t, $t, $t2 a x 5F E37 sw $t, ($a) t x F 482 beq $t2, $t3, 6 t2 x 3 ABCD Si consideri l esecuzione delle istruzioni nei vari stadi nei due cicli di clock seguenti: stadio ciclo di clock 3 stadio ciclo di clock 5 IF stallo IF beq $t2, $t3, 6 ID stallo ID sw $t, ($a) EX add $t, $t, $t2 EX stallo MEM non di interesse MEM stallo WB non di interesse WB add $t, $t, $t2 Si chiede di riportare i valori degli ingressi ai campi dei registri inter-stadio (al termine del ciclo), e i valori dei segnali indicati, relativi a varie unità funzionali, nei cicli di clock indicati. ciclo di clock 3 IF registro IF/ID ID registro ID/EX EX registro EX/MEM = x 4C = x 48 = x 44.istruzione = beq.tutti i comandi WB, M e EX =.ALU out = (t) + (t2).r = t IF registro IF/ID ciclo di clock 5 ID registro ID/EX = x 4C = x 48 MemtoReg =.istruzione = beq.comandi! = se serve RegWrite = WB USCITE registro MEM/WB

12 segnali delle unità funzionali ciclo di clock 3 ciclo di clock 5 reg PC = x 48 reg PC = x 48 RF reg lettura = a (sw stallata qui) RF reg lettura 2 = t (sw stallata qui) RF reg scrittura = RF dato da scrivere = RF reg lettura = a (sw riparte) RF reg lettura 2 = t (sw riparte) RF reg scrittura = t RF dato da scrivere = (t) + (t2) Nota sui segnali delle unità funzionali: nel ciclo 3, l istruzione sw è già nel registro inter-stadio IF/ID, ancorché sia ivi stallata, e dunque i numeri dei registri in lettura sono a e t, mentre il numero del registro in scrittura è poiché lo stadio WB è ancora vuoto o comunque non noto; nel ciclo di clock 5, l istruzione sw è ancora nel registro inter-stadio IF/ID, ma è ripartita, e dunque i numeri dei registri in lettura sono ancora a e t, mentre il numero del registro in scrittura è t, che è pertinente all istruzione add ormai nello stadio WB.