Sintesi dei circuiti logici:

Transcript

1 SCUOLA DI SPECIALIZZAZIONE INTERATENEO PER LA FORMAZIONE DEGLI INSEGNANTI DI SCUOLA SECONDARIA INDIRIZZO TECNOLOGICO Tesina finale di abilitazione in Elettronica ( A034 ) Sintesi dei circuiti logici: minimizzazione dei circuiti combinatori Relatore: prof. Luca Bottazzo SVT: prof. Enrico Zogli Specializzando: GIULIANO GUERRINI (matricola n R11047) ANNO ACCADEMICO

2 Contestualizzazione Scuola: Triennio ITIS Anno: III Classe: Alunni n :24 Alunni certificati n : 0 Bacino d utenza: Zona Metropolitana ad alto tasso di industrializzazione medio piccola, imprese artigianali e terziario. Contesto socio culturale: La realtà culturale è complessa, come del resto si sta verificando in tutte le realtà metropolitane. La classe è composta da studenti di tutte le estrazioni sociali e da immigrati nati in Italia. Materia: Elettronica Ore settimanali: 4 ( 2 lab) Finalità educative Nel quadro delle finalità della figura professionale oggetto dell offerta formativa, vengono fornite le basi concettuali della materia che poi vengono sperimentate e sviluppate in laboratorio dall allievo, in modo da fornirgli gli strumenti per auto-aggiornarsi e continuamente auto-formarsi. L unità didattica è inserita nel modulo che riguarda l elaborazione dei segnali digitali e la loro organizzazione in sistemi più complessi. L unità didattica pone il problema dell ottimizzazione dei circuiti combinatori e propone un metodo di risoluzione. Sotto si riporta la mappa disciplinare 2 di 19

3 inerente l argomento della tesina,che evidenzia il legame fra la sintesi dei circuiti logici e il relativo posizionamento degli argomenti inerenti: Obiettivi didattici Conoscenze:Gli allievi apprendono un metodo per ottimizzare una funzione logica. Competenze: sanno applicare il metodo in semplici esercizi. Capacità/abilità:.sanno simulare semplici circuiti logici in autonomia. 3 di 19

4 Prerequisiti Conoscenze: L informazione e i segnali elettrici, dispositivi digitali Porte logiche, livelli attivi Algebra booleana Competenze: analisi delle reti elettriche in continua saper risolvere equazioni lineari e sistemi di equazioni lineari saper risolvere disequazioni lineari Capacità: saper utilizzare bread board per il montaggio di circuiti; saper eseguire simulazioni circuitali con Multisim Verifiche certificazioni prerequisiti I prerequisiti sono stati verificati nelle precedenti attività, per quanto riguarda la disciplina in oggetto ; circa le altre discipline coinvolte,è possibile attuare il coordinamento interdisciplinare, attraverso le riunioni degli insegnanti del corso di specializzazione di istituto. Nelle verifiche di disciplina, vengono esplorati anche gli apprendimenti interdisciplinari richiesti dalla disciplina. 4 di 19

5 Recupero e consolidamento prerequisiti Sin dall inizio dell anno scolastico si è cercato di uniformare il livello di apprendimento dei prerequisiti di alunni provenienti da sezioni diverse, facendo operazioni di ripasso e applicazione prerequisiti, in modo da uniformare quanto più possibile il livello di conoscenza e abilità della classe Contenuti Minimizzazione dei circuiti combinatori Vista, nelle precedenti unità didattiche, la rappresentazione di funzioni logiche tramite notazione algebrica e tabelle di verità e loro realizzazione tramite porte logiche fondamentali, pone il problema di una possibile semplificazione delle funzioni e quindi della loro realizzazione tramite le porte logiche fondamentali. Le mappe di Karnaugh permettono di rappresentare e minimizzare funzioni logiche in modo semplice e rapido,fino a 4 variabili in maniera semplice, fino a 6 variabili in maniera più laboriosa ; oltre le 6 variabili vengono utilizzati altri metodi. Tali mappe rappresentano la tabella di verità di una funzione in forma bidimensionale. Le caselle adiacenti corrispondono a configurazioni delle variabili che differiscono per una ed una sola variabile. 5 di 19

6 Se si ricorda che X i P + X i P =P (X i + X i ) = P 1 con conseguente eliminazione della variabile X i dove P rappresenta un prodotto qualsiasi delle variabili diverse da X i, per minimizzare la funzione basta individuare le caselle adiacenti e quindi il gruppo in variante P (costituito dal prodotto di variabili dirette o negate). Per fissare le idee, si procede subito con un esempio applicativo: consideriamo la funzione algebrica questa è una funzione con quattro variabili d'ingresso ed una di uscita, espressa nella prima forma canonica. Dobbiamo realizzare una mappa di quattro variabili d'ingresso, le quali, potendo assumere i valori logici 0 e 1 solamente, portano a 2 4 combinazioni possibili,quindi la mappa da realizzare è di 16 celle. Le variabili sono raggruppate a due a due e costituiscono i riferimenti di riga e di colonna della tabella. Tali riferimenti sono riportati facendo in modo che due caselle adiacenti differiscano tra loro solo per il valore di una variabile. 6 di 19

7 Poiché il risultato della funzione logica è somma di prodotti (mintermini ), è sufficiente che un mintermine sia 1, perchè il risultato sia 1. Nelle caselle viene riportato il risultato della funzione al variare del valore della variabile. Scriviamo uno stato logico 1 nella casella dove i valori delle variabili corrispondenti ai mintermini che danno risultato 1. Così ad esempio il mintermine ABCD da risultato 1, in corrispondenza delle coordinate 11 11, il mintermine ABCD sarà 1, in corrispondenza delle coordinate Le caselle restanti si completano con degli zeri. E possibile che non tutte le caselle della tabella siano utilizzate dalla funzione logica: in tal caso tali caselle verranno riempite con delle X per indicare queste condizioni di indifferenza, che possiamo utilizzare per semplificare ulteriormente ; cioè si attribuirà il valore di 0 o 1 come meglio conviene. Si cercheranno nella tabella i raggruppamenti di 1 maggiori, secondo le seguenti regole: possono cerchiarsi e quindi raggrupparsi solo celle 7 di 19

8 adiacenti in verticale e orizzontale, cercando i raggruppamenti da 8, da 4 poi quelli da 2 ed infine si considerano le celle singole, evitando raggruppamenti ridondanti (vedi riferimento successivo). Effettuati tutti i raggruppamenti possibili,si considerano le variabili che non mutano lo stato logico e si prendono i loro prodotti con la variabile negata o non negata, a seconda che siano presenti degli zeri o degli uno e se ne fa la somma. Per ottenere l'espressione minimizzata della precedente funzione logica, si procede come segue: 1 gruppo : notiamo che il gruppo CD non varia e siamo nella riga CD =11 quindi da questo gruppo si ha il primo mintermine CD 8 di 19

9 2 gruppo : non varia CD (è sempre coordinata 00, stessa riga) e non varia B (è sempre 0). Tutte e tre le variabili sono 0 quindi il mintermine che ne scaturisce è BCD 3 gruppo : non varia B e non varia D ( entrambi hanno la coordinata 1) quindi ne scaturisce il mintermine BD 4 gruppo: non varia AB e D, ma A ha coordinata 0 e B e D hanno coordinata 1 quindi il mintermine è A B D Notiamo però che il gruppo era già stato coperto dal gruppo 3 quindi è ridondante e non fornisce ulteriore informazione quindi non farà parte dell espressione minimizzata Il risultato della semplificazione della funzione logica sopra riportata, è dato dalla somma dei mintermini ottenuti dai tre gruppi di copertura e abbiamo il risultato sotto : 9 di 19

10 Si avrà cura di sottolineare che un raggruppamento da due celle elimina una variabile, uno da quattro, due variabili, un raggruppamento da otto elimina tre variabili. Se si hanno più di quattro variabili,bisogna considerare mappe tridimensionali. Applicando le formule di de Morgan alla funzione minimizzata, si ottiene: quindi implementiamo il circuito in logica NAND : B C D y 10 di 19

11 Applicazione di laboratorio VISUALIZZATORE A LED 7 SEGMENTI (segmento acceso = basso (0) ) Progettare e simulare la rete logica di decodifica Traccia del procedimento : La decodifica BCD-7 segmenti si ottiene esaminando la tabella della verità sotto riportata, in cui appare la corrispondenza tra gli ingressi e i numeri decimali da 0 a 9 e le funzioni di uscita, nell ipotesi che le uscite abilitino l accensione dei corrispondenti LED allo stato logico BASSO. 11 di 19

12 A questo punto devono essere eseguite separatamente 7 Mappe di Karnaugh tante quante sono le uscite, e minimizzare le funzioni logiche che producono le uscite a, b, c, d, e, f, g. Si evidenzia che volendo rappresentare NEL DISPLAY SOLO i numeri da 0 a 9 le configurazioni successive al 9 sono considerate di INDIFFERENZA E QUINDI RIPORTATE CON DELLE X NELLE MAPPE DI KARNAUGH Riportiamo la tabella della verità sopra, sotto forma di mappa. Prendiamo 12 di 19

13 ad esempio il segmento b : poiché vogliamo solo i numeri da 0 a 9, le configurazioni oltre il 9 vengono considerate come indifferenti e quindi indicate con X. Si riescono a fare 2 raggruppamenti, quindi si avranno 2 mintermini con le regole spiegate nella lezione sopra ; il risultato è sopra riportato per ogni segmento LED. Una volta minimizzate le funzioni logiche,si può passare alla schematizzazione della rete combinatoria, che esegue tali operazioni. Eseguire la schematizzazione con porte universali NAND e NOR e procedere quindi alla simulazione per la verifica del funzionamento. Procedere al montaggio e collaudo e produrre la relazione come da schema sotto. 13 di 19

14 Schema relazione di laboratorio - Titolo, obiettivo della prova - Richiami teorici, progettazione della prova in riferimento ai componenti e strumenti che verranno utilizzati, simulazione, risultati aspettati. - Descrizione del montaggio del circuito con : valutazione dei possibili problemi che possono scaturire dalle diverse tecnologie di montaggio, lista materiali, lista strumenti usati. Produzione degli schemi elettrici. - Conduzione della prova,tabelle, grafici,valutazione dell errore - Conclusione : commenti dei risultati ottenuti, loro scostamento dai risultati aspettati, motivazioni. 14 di 19

15 Collegamenti interdisciplinari MATEMATICA equazioni e sistemi di equazioni; disequazioni; valori assoluti ELETTROTECNICA analisi delle reti in continua Sintesi circuiti logici TDP Caratteristiche dei circuiti integrati porte logiche e tecnologie di connessione 15 di 19

16 Spazi L attività viene svolta in classe con gesso e lavagna e in laboratorio di elettronica,che è anche aula multimediale, per la sperimentazione e/ o per la simulazione. Tempi Lezione frontale 2 ore Laboratorio 4 ore Verifica sommatia 2 ore Verifica formativa 2 ore Risorse - Docente, I.T.P. -Aula Laboratorio Strumenti - cartacei: libri di testo, appunti, software di simulazione - tecnici presenti in laboratorio per la sperimentazione con software di simulazione - informatici presenti in aula o in laboratorio per la simulazione e la ricerca: sistemi hardware-software, videoproiettore, internet, ecc. 16 di 19

17 Metodi Lezione frontale, laboratorio Verifiche Verifica sommativa : Es. 1 Minimizzare la seguente espressione booleana: X = AB C + A BC + A B C + A B C + AB C Es. 2 Minimizzare la seguente espressione booleana X = A B C D + A BC D + ABC D + AB C D + A B CD + AB CD + A B CD + A BCD + ABCD + AB CD Problema Ricordando le principali fasi di progettazione di un circuito combinatorio da realizzare per mezzo di integrati S.S.I. (nand), progettare un sistema d allarme in grado di rilevare l apertura di una porta. Si supponga che il suddetto sistema possa essere disattivato mediante un congegno ad 8 combinazioni. La combinazione che disattiva il sistema è di 19

18 Griglie di valutazione Verifica sommativa CORRETTEZZA CONCETTUALE CORRETTEZZA PROCEDURALE Gravi o diffusi errori concettuali lievi errori concettuali Assenza di errori concettuali 1 5 punti 6 9 punti punti Gravi o diffusi errori procedurali lievi errori procedurali Assenza di errori procedurali 2 5 punti 6 9 punti punti COMPLETEZZA Soluzione mancante Soluzione parziale Soluzione completa 1 4 punti 5 9 punti punti Voto in decimi =punteggio totale/(numero quesiti x 4) Verifica formativa: relazione tecnica secondo lo schema predisposto PUNTUALITA CONSEGNA Grave ritardo Lieve ritardo puntuale SCHEMA ELETTRICO e/o di MONTAGGIO 0 Molte parti mancanti - errori - 10 Qualche parte incompleta - lieve disordine 15 Completo e ordinato Voto in decimi = punteggio/ punti 6 15 punti punti CENNI TEORICI Errori e/o molto confusi qualche errore e/o imprecisioni Completi e corretti 1 5 punti 6 10 punti punti DESCRIZIONE, PROCEDIMENTO, METODO DI ANALISI Errori e/o molto confuso 1 5 punti qualche errore o imprecisioni 6 15 punti Completi e corretti chiara punti ANALISI RISULTATI e CONCLUSIONI Analisi molto superficiale o scorretta Analisi corretta ma poco approfondita Analisi corretta e approfondita 1 5 punti 6 15 punti punti 18 di 19

19 Recupero Recupero in itinere, dei soli studenti non sufficienti, sfruttando la compresenza con l'i.t.p. Modalità: esercitazioni individuali. Consolidamento Al fine far percepire vive le attività svolte e non solo un lavoro scolastico astratto dalla realtà, sono previste visite alle industrie locali produttrici di prodotti elettronici, in modo da consolidare la convinzione di applicarsi nelle attività proposte. 19 di 19