Circuiti sequenziali e latch

Transcript

1 Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario Latch sincroni SR Latch sincroni 2/32 1

2 Latch asincrono SC (o SR) Una coppia di porte NOR retro-azionate può memorizzare un bit. 3/32 Il latch SC sincrono S C C C Si inserisce un AN tra il clock e gli ingressi. Solo quando il clock è alto i cancelli rappresentati dagli AN fanno passare gli input (collegano l altro ingresso dell AN con l uscita). Cancelli di abilitazione del latch. 4/32 2

3 abella delle transizioni * = f(s,c,,) SC = 00 SC = 01 SC = 10 SC = X X è l uscita del latch: stato presente. * è il valore dell uscita al tempo successivo: stato prossimo. 5/32 S C * X = X = 0 abella della verità - I 6/32 SC = 00 * = f(s,c,,) SC = 01 SC = 10 SC = X X *=SC+SC+SC+ SC SC+SC+ SC+ = C+SC +C+SC = = +SC+SC = + (SC + SC) Status quo (Memory) Cambia valore di uscita 3

4 S C * X = X = 1 abella della verità - II 7/32 SC = 00 * = f(s,c,,) SC = 01 SC = 10 SC = X X *=SC+SC+SC+SC+SC+SC+ SC+SC+SC= Cf. Latch asincrono = C+SC +C+S+S = = +SC+S+S = + (SC + S) Status quo (Memory) Status quo Cambia valore di uscita Sommario Latch sincroni SR Latch sincroni 8/32 4

5 Latch sincrono Memorizza il valore presente all ingresso dati quando il clock è alto. if clk = 1 then else * = * = Clck Latch- 9/32 La struttura del latch S C basso 2 τ τ alto 10/32 5

6 abella delle transizioni * = f(,,) = 0 = La funzione logica corrispondente è: * = + * = Status quo è l uscita del latch: stato presente. * è il valore dell uscita al tempo successivo: stato prossimo. 11/32 S C * = = = + abella delle verità * = f(,,) * Status quo * = 12/32 6

7 Elemento di memoria S * = = = + C = segnale di scrittura Write attivo alto Se = 1, scrivo Se = 0, mantiene il dato in memoria Status uo (memory) * = (write) 13/32 Sommario Latch sincroni SR Latch sincroni 14/32 7

8 I bistabili Elementi di memoria (latch) Cancelli (flip-flop) 15/32 Struttura di un circuito sequenziale Logica combinatoria Clock 16/32 8

9 Shift register I = 3 3 = 2 2 = 1 1 = U Registro a scorrimento (shift register o barrel shifter). Un unico ingresso I e un unica uscita U. In presenza di un segnale attivo (clock alto), il contenuto viene spostato verso dx di una posizione. Il valore contenuto nell elemento più a dx dove va? ual è il problema con l utilizzo dei latch? 17/32 Shift register con i latch (i problemi) I = 3 3 = 2 2 = 1 1 = U I =U 18/32 3 τ 3 τ 3 τ 9

10 ispositivo di sincronizzazione 19/32 ispositivi attivi sul fronte (di salita o discesa) del clock (edge sensitive): il loro stato (uscita) può commutare solo in corrispondenza della transizione alto->basso o basso->alto del clock. master master slave = slave slave Configurazione Master-Slave 20/32 10

11 m m Flip m m m m 21/32 Funzionamento del flip-flop Flip m m m m m m 22/32 11

12 Funzionamento del flip-flop (flip) m Flip m m m 23/32 t Funzionamento del flip-flop (flop) Flip m Flop m m m m 24/32 t m Ritardo globale: 3 τ misurato a partire dal fronte di discesa. 12

13 emporizzazione dei flip-flop m Flip Flop m m m m m m E attivo su quale fronte? 25/32 t Shift register con i flip-flop I= 3 =>0 s 3 = 2 s 2 = 1 s 1 = U I m 3 Flip Flop 3 = s 3 m 2 s 2 U = s 1 3 τ 26/32 3 τ 3 τ 3 τ 13

14 Configurazione master-slave Semi-periodo di clock alto: Il master è trasparente: ingresso -> uscita del latch master. Lo slave è opaco -> mantiene l uscita. Lo slave è disaccoppiato dal latch master. Semi-periodo di clock basso: Il master è opaco: l uscita del latch master si mantiene. Il master è disaccoppiato dall ingresso esterno. Lo slave è trasparente e porta in uscita l uscita del latch master. 27/32 Struttura di un circuito sequenziale Logica combinatoria Pone dei problemi di sincronizzazione: la logica combinatoria deve terminare la commutazione in tempo utile. 28/32 14

15 emporizzazione di un circuito sequenziale Logica combinatoria La logica ha tempo sufficiente per completare la commutazione. Il periodo di clock è tale, per cui la commutazione del clock avviene dopo che la logica combinatoria ha terminato tutte le commutazioni. Il tempo necessario alla logica combinatoria per commutare è tempo associato al cammino critico. Il clock arriva contemporaneamente a tutti i dispositivi sincronizzati. 29/32 emporizzazione: problemi Logica combinatoria L input deve essere stabile intorno alla commutazione del clock: empo di setup: è il tempo minimo per cui deve rimanere stabile l input prima del fronte di clock. empo di hold: è il tempo minimo per cui deve rimanere stabile l input dopo il fronte di clock (solitamente trascurabile). empo necessario per fare commutare l uscita master di un flip-flop. empo di set-up empo di hold 30/32 t 15

16 emporizzazione: Come si dimensiona il clock > k * (t p + t c + t s + t w ) Logica combinatoria empo di propagazione: è il tempo necessario per propagare il segnale nel flip-flip e qundi alla logica combinatoria (t p ). empo di skew: ritardo massimo del clock (t w ). empo di propagazione (t p ) (> empo di hold) empo di set-up (t s ) empo di hold (t h ) empo logica combinatoria (t c ) 31/32 t Sommario Latch sincroni SR Latch sincroni 32/32 16