Calcolatori Elettronici

Transcript

1 Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1

2 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere l uscita dalla storia del sistema (esempio: sistemi interattivi) Le reti combinatorie sono senza retroazione Þ impossibile riutilizzare un elemento funzionale (esempio: l operazione di moltiplicazione tra due interi) Þ per realizzare funzioni complesse sarebbe necessario usare reti con un numero molto elevato di porte - Si introducono elementi di memoria che memorizzano lo stato del sistema - Reti con elementi di memoria (o di stato): dette sequenziali 2

3 Il passo base : memoria-rete_combinatoria-memoria MEM COMB MEM COMB MEM Es: MEM C.LE Es: IR Necessità di un sincronismo: diventa cruciale controllare istanti in cui valori in ingresso a elementi di memoria vengono memorizzati Si utilizza un circuito in grado di generare un segnale di clock (clock pulse generator) 3

4 Il segnale di clock T1 T2 T3 clock 1 nsec 25 nsec Segnale che evolve con un periodo (tempo di ciclo) predeterminato e costante (intervallo di tempo fra 2 segnali di clock consecutivi) La frequenza di clock è l inverso del periodo (numero di cicli di clock al secondo) Esempio: periodo 25 ns, frequenza 40 MHz 4

5 Reti sincrone e metodologie di temporizzazione Il ruolo del segnale di clock è sincronizzare la rete: le reti che lo utilizzano sono dette sincrone COME? Il segnale di clock è collegato agli elementi di memoria e determina quando gli elementi cambiano stato Esistono due metodologie di temporizzazione (approccio per determinare quando gli elementi di memoria cambiano stato) - sensibile ai livelli - sensibile ai fronti 5

6 Limiti della temporizzazione sensibile ai livelli CK MEM COMB MEM COMB MEM Es: MEM C.LE Es: IR Durante il livello attivo, tutti gli elementi di memoria sono trasparenti Il valore memorizzato in un elemento di memoria alla fine del (livello attivo del) ciclo di clock non è determinato dipende dalla durata del livello attivo 6

7 Metodologia di temporizzazione sensibile ai fronti Fronte di discesa Periodo (ciclo) di clock Fronte di salita In questa metodologia uno dei due fronti è detto attivo e causa le variazioni di stato: si usano elementi di memoria, detti flipflop, il cui contenuto può cambiare solo in corrispondenza del fronte attivo del clock 7

8 FLIP-FLOP DI TIPO D Comportamento: D CK FF Q - al fronte di salita di CK: FF memorizza D, Q=D - in tutti gli altri istanti: Q = valore memorizzato a prescindere da D Esempio D C Q 8

9 Nota sulla simbologia CK CK D FF Q D FF Q FF sensibile ai fronti di salita FF sensibile ai fronti di discesa NB: nel seguito verranno sempre utilizzati FF sensibili al fronte di salita, per i quali si utilizzerà (talvolta omettendo segnale CK) D CK FF Q 9

10 TEMPO DI SET-UP, DI HOLD, DI PROPAGAZIONE Dato che l ingresso viene campionato in corrispondenza del fronte attivo del clock, è facile capire che esso deve essere: - stabile almeno da un intervallo di tempo precedente al fronte (T setup ) - stabile per almeno un intervallo di tempo successivo al fronte (T hold ) Inoltre, l uscita sarà stabile al più dopo un certo tempo di propagazione D T setup T hold Tutti i tempi riferiti al fronte del clock C T prop In generale T hold < T prop Q T setup, T hold, T prop caratterizzano il FF (livello circuitale-fisico) 10

11 TEMPORIZZAZIONE SENSIBILE AI FRONTI Sistemi sincroni: segnale di clock comune determina aggiornamento elementi di stato B D CK A F(A) CK ST1 Q F D ST2 Q CLOCK ST1(IN) B C D ST1(OUT) A B C ST2(IN) F(A) F(B) F(C) ST2(OUT) F(A) F(B) Al fronte di clock, un elemento di stato memorizza il valore di ingresso Nel periodo di clock, un nuovo valore di ingresso viene propagato dalla parte combinatoria e sarà disponibile al successivo fronte 11

12 UN CASO PARTICOLARE F(A) D CK Q A F CLOCK D F(A) F 2 (A) F 3 (A) Q A F(A) F 2 (A) 12

13 TEMPORIZZAZIONE E VINCOLI TEMPORALI D CK T combinatorio CK ST1 Q F D ST2 Q T 1 prop T combinatorio T 2 setup Dopo T 1 prop + T combinatorio, ingresso a ST2 è stabile: anticipo di almeno T 2 setup T clock ³ T 1 prop + T combinatorio + T 2 setup Vincolo per rispetto di T 2 hold : ingresso ST2 permane per almeno T 2 hold dopo il fronte T 1 prop + T combinatorio ³ T 2 hold [verificato automaticamente perché T hold < T prop ] 13

14 ESTENDENDO QUESTE CONSIDERAZIONI AD UNA RETE COMPLESSA Occorre considerare il caso peggiore; in particolare il cammino critico vincola la lunghezza del periodo di clock e quindi limita la frequenza ottenibile! T clock ³ T prop + T cammino critico + T setup 14

15 SPECIFICA DI UNA RETE SEQUENZIALE Rete sequenziale: l uscita non dipende solo dagli ingressi, ma tutta la loro sequenza, sintetizzata nello stato corrente - l insieme dei possibili stati è finito (corrisponde alle possibili combinazioni di valori degli elementi di memoria interna) - rete sincrona (rispetto al fronte): durante un ciclo di clock la rete si trova in un ben preciso stato, transizione di stato alla fine del ciclo lo stato futuro dipende dagli ingressi correnti e dallo stato corrente: Þ funzione di transizione: calcolata durante il ciclo di clock le uscite dipendono da stato corrente e [eventualmente] ingressi: Þ funzione di uscita: calcolata durante il ciclo di clock 15

16 Due modelli: Moore vs. Mealy Le macchine (automi) a stati finiti sono descrivibili mediante: I = {i 1, i 2,, i p } insieme simboli (combinazioni) di ingresso U = {u 1, u 2,, u r } insieme simboli (combinazioni) di uscita S = {s 1, s 2,, s n } insieme degli stati d funzione di transizione che specifica il nuovo stato in base allo stato corrente e all ingresso w funzione di uscita che specifica il valore di uscita in base allo stato corrente e all ingresso Þ Automa A = <I, U, S, d, w> Nel modello di Moore le uscite dipendono solo dallo stato corrente, nel modello di Mealy le uscite dipendono anche dagli ingressi 16

17 Un esempio: macchina sequenziale per controllo di un semaforo AutoEO AutoNS RETE SEQ. LuceVerde Ingressi = {AutoNS, AutoEO} 00,01,10,11 Uscite = {LuceVerde} 0,1 17

18 MODELLO DI MOORE Verde / 1 Rosso / Ingressi: (AutoNS, AutoEO): 1 presente, 0 assente Uscite: (LuceVerde): 1 acceso il verde, 0 acceso il rosso NB: il cambio nel semaforo si ha al successivo ciclo di clock 18

19 MODELLO DI MEALY EQUIVALENTE 00/1 00/0 Verde 01/1 11/1 10/0 11/0 Rosso 10/1 01/0 Ingressi: (AutoNS, AutoEO): 1 presente, 0 assente Uscite: (LuceVerde): 1 acceso il verde, 0 acceso il rosso NB: il cambio nel semaforo si ha al successivo ciclo di clock 19

20 MODELLO DI MEALY NON EQUIVALENTE 00/1 00/0 Verde 01/0 11/0 10/1 11/1 Rosso 10/1 01/0 Ingressi: (AutoNS, AutoEO): 1 presente, 0 assente Uscite: (LuceVerde): 1 acceso il verde, 0 acceso il rosso NB: il cambio si ha appena arriva un auto nell altra direzione 20

21 MEALY VS MOORE Gli automi di Mealy hanno, per ogni arco, un simbolo di entrata e uno di uscita Negli automi di Moore l uscita è invece già codificata nel valore dello stato in cui si trova la macchina, ovvero la funzione di uscita dipende solo da S anziché da I x S E possibile trasformare una macchina di Mealy in una di Moore e viceversa, solitamente quelle di Moore hanno più stati (ma sono più veloci vedremo quando parleremo del controllo nella CPU) In una macchina di Moore l uscita nello stato iniziale è predeterminata (non dipende dagli ingressi) 21

22 SINTESI DI UNA RETE SEQUENZIALE E sufficiente usare: - un insieme di flip-flop per rappresentare lo stato corrente - una rete combinatoria per calcolare lo stato futuro - una rete combinatoria per calcolare l uscita Ingressi Rete sequenziale Uscite Elementi di memoria clock VEDIAMO COME 22

23 Macchina sequenziale di Moore CLOCK Ingr essi Stato corrente Flip-flop in parallelo (registro) Funzione di stato futuro Stato futuro Funzione di uscita Uscite 23

24 Macchina sequenziale di Mealy CLOCK Ingr essi Stato corrente Flip-flop in parallelo (registro) Funzione di stato futuro Stato futuro Funzione di uscita Uscite 24

25 PROCEDURA DI SINTESI 1. Specificare la macchina a stati finiti o la tabella degli stati 2. Determinare il numero dei flip-flop necessari (in base al numero degli stati) e definire una codifica per gli stati (valori da memorizzare nei flip-flop) 3. Derivare la tabella delle transizioni e delle uscite 4. Ricavare le formule per le variabili di stato (a seconda del tipo di flip-flop scelto) 5. Ricavare le formule per le variabili di uscita 6. Realizzazione circuitale per il blocco combinatorio 25

26 ESEMPIO DEL SEMAFORO (CON MOORE) Codifica degli stati y Verde 0 Rosso 1 2 stati: sufficiente 1 FF NB: se uso FF D, l ingresso D coincide con lo stato futuro y 26

27 Tabelle di transizione e delle uscite + formule Funzione di stato futuro Stato presente Ingressi Stato futuro y AutoNS AutoEO y' Funzione di uscita Stato Uscite presente y LuceVerde luceverde = y y' = yautonsautoeo + yautonsautoeo + yautonsautoeo + yautonsautoeo = yautoeo + yautons 27

28 Realizzazione circuitale AutoNS AutoEO y y' LuceVerde FF clock 28

29 ESEMPIO DEL SEMAFORO CON MEALY 2 [stessa codifica stati rispetto ad automa di Moore] Tabelle di transizione e delle uscite + formule Stato Ingressi Stato Uscite presente futuro y AutoNS AutoEO y' LuceVerde y' = yautonsautoeo + yautonsautoeo + yautonsautoeo + yautonsautoeo = yautons + yautoeo LuceVerde = y' 29

30 Realizzazione circuitale AutoNS AutoEO y y' LuceVerde FF clock 30

31 RICAPITOLANDO Occorre fare 2 tabelle di verità: una tabella rappresenta la funzione di stato futuro (o di transizione), dove lo stato futuro è funzione degli ingressi e dello stato presente l altra tabella rappresenta la funzione di uscita, dove l uscita è funzione solo dello stato presente (Moore) oppure degli ingressi e dello stato presente (Mealy) Nella macchina sequenziale la logica combinatoria può essere divisa in 2 parti: la prima determina le uscite e la seconda determina lo stato futuro 31

32 TEMPORIZZAZIONE Solo mod. Mealy Ingressi Logica combinatoria: Funzione di uscita ω Logica combinatoria: Funzione di stato futuro δ Uscite 2 (percorso uscita) clock Reg. di stato 1 (percorso transiz stato) T clock T prop T comb (δ) T setup 32

33 Solo mod. Mealy Ingressi Logica combinatoria: Funzione di uscita ω Logica combinatoria: Funzione di stato futuro δ Uscite 2 (percorso uscita) clock Reg. di stato 1 (percorso transiz stato) T clock T prop T comb (ω) 33

34 MEALY vs MOORE Solo mod. Mealy Ingressi Logica combinatoria: Funzione di uscita ω Logica combinatoria: Funzione di stato futuro δ Uscite 2 (percorso uscita) MEALY: - Risente degli ingressi - Stabilità in funzione di stabilità ingressi clock Reg. di stato 1 (percorso transiz stato) T clock T prop T comb (ω) MOORE: - vantaggio in termini di velocità (se le uscite devono essere disponibili il più presto possibile: cfr. controllo processore multiciclo) 34