I CONTATORI. Definizioni
|
|
- Carlotta Di Pietro
- 7 anni fa
- Visualizzazioni
Transcript
1 I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop, opportunamente connessi, realizzano un circuito sequenziale che, ad ogni ciclo di clock, passa da uno stato ad un altro secondo una sequenza di conteggio stabilita. 2. Poiché un flip-flop può assumere due stati logici, una serie di N flip-flop può assumere 2 N stati logici dove, per stato della serie, si intende una delle possibili combinazioni degli stati dei singoli flip-flop. Se, partendo da uno stato iniziale, il contatore ritorna allo stesso stato dopo k cicli del segnale di ingresso, si dice che il contatore ha modulo k o base k. Il numero k corrisponde al numero degli stati del contatore. 3. Ci sono due tipi di contatori definiti in base al modo in cui il clock determina l attivazione dei flip-flop. Si parla di contatori asincroni nel caso in cui il segnale di clock viene applicato solo al primo flipflop della serie il quale, a sua volta, genera il segnale di attivazione per il flip-flop successivo e così di seguito; si parla di contatori sincroni nel caso in cui il segnale di clock viene applicato direttamente e simultaneamente a tutti i flip-flop.
2 Flip-flop impiegati. Flip-flop JK edge-triggered. Consentono i quattro funzionamenti tipici: memoria, reset, set e toggle. Si riportano nel seguito: a) schema funzionale di un flip-flop JK comandato dal fronte positivo del clock, simbolo circuitale e tabella di verità. Fig. a) Schema funzionale di un flip-flop JK; b) simbolo circuitale ; c) tavola di verità.. Flip-flop di tipo D. Possono essere pensati come flip-flop di tipo JK (o SR edge-triggered) in cui gli ingressi assumono valori l uno il negato dell altro. In pratica, è sufficiente inserire una porta NOT tra l ingresso J e l ingresso K in modo da ottenere un flip-flop con un unico terminale D = J = K. Nel flip-flop di tipo D sono, quindi, consentite solo le funzioni di Set e Reset attivate sui fronti del clock (positivi o negativi) in corrispondenza rispettivamente degli ingressi D= e D=0. 2
3 2. Flip-flop di tipo T. Possono essere pensati come flip-flop di tipo JK in cui gli ingressi assumono entrambi il valore. Nel flip-flop di tipo T è, quindi, consentita solo la funzione di commutazione o toggle. In pratica, in concomitanza con i fronti (positivi o negativi) del clock, il flip-flop di tipo T inverte i valori delle sue uscite. 3. Comandi asincroni dei flip-flop. Sono costituiti dagli ingressi preset (o set) e clear (o reset) che determinano lo stato dei flipflop senza rispettare la sincronizzazione del clock. Questo si verifica, ad esempio, nella fase di inizializzazione di una sequenza operativa o semplicemente all accensione del sistema allorché si vuole che tutti i flip-flop siano azzerati. 4. Flip-flop in configurazione master-slave. Il loro modo di funzionare che si basa sull interruzione della connessione tra ingresso ed uscita li renderebbe particolarmente indicati nell uso dei circuiti sequenziali. Tuttavia sono particolarmente lenti in quanto lo slave è attivo solo dopo il fronte di discesa dell impulso di clock e, pertanto, l uscita risponde con ritardo all ingresso. Sono, quindi, da preferire i flip-flop edge-triggered. 3
4 Contatori asincroni. Contatori asincroni. Sono contatori in cui i flip-flop non commutano simultaneamente ma in successione nel tempo. L impulso di clock è applicato solo al primo flip-flop della serie mentre la sua uscita è connessa al terminale di clock del flip-flop successivo e così via di seguito. Sono impiegati flip-flop T (o JK con J=K=) attivi sul fronte positivo o sul fronte negativo. 2. Contatori asincroni binari con modulo 2 N. Si ottengono collegando in cascata N flip-flop in modo da realizzare sistemi sequenziali che, al susseguirsi degli impulsi di clock, passano attraverso 2 N stati. Ad ognuno di questi stati è associato un numero binario. Il conteggio può essere crescente o decrescente. Si riporta nel seguito (fig. 2) l esempio di un contatore asincrono con modulo 2 4 =6 (contatore binario a 4 stadi) costituito da 4 flipflop JK, connessi in modo toggle, attivi sul fronte negativo dell impulso di clock. Il segnale di ingresso di cui si vogliono contare gli impulsi, è applicato al terminale di ingresso del primo flip-flop FF0 ; i terminali di ingresso dei clock Ck i dei flip-flop FF,FF2 e FF3 sono collegati rispettivamente alle uscite Q i- dei flip-flop precedenti. La figura 2b riporta il diagramma temporale degli stati, a partire dallo stato iniziale Q 3 Q 2 Q Q 0 = 0000, in funzione della sequenza degli impulsi di clock. Il primo fronte di discesa del clock ha l effetto di far commutare FF0 portando la sua uscita a livello alto senza influenzare gli altri flip-flop (Q 3 Q 2 Q Q 0 = 000). 4
5 Il fronte di discesa del secondo impulso di clock fa commutare FF0 portando l uscita a livello basso e attivando, in questo modo, FF la cui uscita passa a livello alto (Q 3 Q 2 Q Q 0 = 000). La sequenza degli impulsi di clock fa passare il contatore attraverso tutti i sui possibili 2 4 =6 stati per cui, dopo il sedicesimo impulso, il contatore si ritrova nello stato iniziale. Fig.2 Contatore asincrono modulo 6 e relative forme d onda. 5
6 3. Contatori asincroni con modulo arbitrario. Si realizzano mediante l utilizzo degli ingressi asincroni dei flip-flop al fine di bloccare la sequenza di conteggio al valore richiesto riportando il contatore allo suo stato iniziale mediante un reset. Si riporta nel seguito (fig. 3), l esempio di un contatore decimale (o di modulo 0 o decadico). Si adoperano, come nel caso precedente, N=4 flip-flop di tipo JK in funzionamento toggle; il numero dei flip-flop adoperati risponde all esigenza che il numero del modulo M del contatore deve corrispondere al suo numero degli stati e quindi deve verificare la relazione: 2 N- <M<2 N. Al susseguirsi degli impulsi di clock, il contatore deve passare attraverso 0 stati a partire dallo stato Q 3 Q 2 Q Q 0 =0000 corrispondente al numero decimale 0 e fermarsi allo stato Q 3 Q 2 Q Q 0 =00 corrispondente al numero decimale 9. Il blocco del conteggio ed il successivo azzeramento del contatore, sono realizzati con l attivazione del comando di reset dei flip-flop dopo 0 cicli di clock. Questo è ottenuto mediante una porta NAND avente in ingresso le variabili: Q 3, Q 2, Q e Q 0. Pertanto, fino allo stato 00 del contatore, l uscita della porta NAND si mantiene alta (la funzione reset è attiva al livello basso) mentre, nel momento in cui le uscite vengono a trovarsi nello stato 00, l uscita della porta NAND passa al livello basso e rende attivo il reset dei flip-flop. 6
7 Contatori asincroni Fig. 3 a) Contatore asincrono modulo 0; b) diagramma temporale degli stati. 7
8 In realtà, come evidenziato nella figura 3b, il contatore, durante l undicesimo ciclo di clock, si porta per brevissimo tempo allo stato 00 prima di essere azzerato determinando, così, un breve impulso indesiderato (glitch). Di questo si deve tenere conto sincronizzando opportunamente i dispositivi di lettura o di visualizzazione con le commutazioni del contatore. Nell esempio riportato, la funzione di reset è stata realizzata, in maniera semplificata, con una porta NAND con i soli ingressi Q 3 e Q tenendo conto del fatto che vi sono alcuni stati nei quali il contatore non viene a trovarsi. Di questo è facile rendersi conto effettuando la sintesi della funzione reset mediante una mappa di Karnaugh (fig.4) e considerando gli stati non consentiti del contatore come condizioni non specificate. Fig.4 - Sintesi della funzione di reset del contatore. 8
9 Contatori asincroni 4. Contatori indietro asincroni. Sono contatori che iniziano la sequenza di conteggio a partire dallo stato costituito da tutti (es. Q 3 Q 2 Q Q 0 = nel caso di contatore a 4 stadi) e, quindi a decrementare il valore, al susseguirsi dei cicli di clock. La sequenza decrescente può essere facilmente ottenuta prelevando i dati di uscita sui terminali Q di ciascun flip-flop. In alternativa, è possibile adoperare flip-flop che commutino sul fronte positivo del clock. 5. Tempi di propagazione. Nei diagrammi temporali degli stati non si è, sin ora, tenuto conto del fatto che ogni flip-flop introduce un tempo di propagazione del comando. Si riportano nella figura 5, le forme d onda d uscita di un contatore modulo 8 prendendo in considerazione il tempo t pd di propagazione di ciascun flip-flop. Si nota subito che il primo flip-flop commuta con un ritardo t pd rispetto al clock; il secondo flip-flop commuta con un ritardo 2t pd rispetto al clock mentre il terzo flip-flop commuta con un ritardo 3t pd rispetto al clock. In definitiva, in un contatore ad N stadi, la commutazione dell ultimo stadio risulta ritardata di un tempo pari a Nt pd. Questo fatto limita la velocità di funzionamento dei contatori asincroni e richiede alcune precauzioni nella lettura dei valori di uscita. A questo proposito, è facile rendersi conto della necessità che il periodo del clock T Ck sia > Nt pd + T S dove T S è il tempo necessario per effettuare la lettura. Si può, quindi, affermare che la frequenza massima del segnale di clock possibile deve essere: f max = Nt pd + T S 9
10 6. Espansione dei Contatori asincroni. E possibile realizzare contatori asincroni di modulo elevato ponendo più contatori in cascata. In figura 6 è riportato lo schema a blocchi di un contatore modulo 64 realizzato mediante un contatore modulo 6, costituito da 4 flip-flop, e un contatore modulo 4 composto da due flip-flop. Partendo dalla condizione iniziale in cui tutte le uscite sono a 0, i primi 5 impulsi di clock portano il primo contatore dallo stato iniziale Q 3 Q 2 Q Q 0 =0000 allo stato finale Q 3 Q 2 Q Q 0 =; al successivo impulso di clock, Q 3 Q 2 Q Q 0 ritornano a 0 e la transizione da a 0 di Q 3 attiva il secondo contatore portandolo dallo stato Q 5 Q 4 =00 allo stato Q 5 Q 4 =0. Il secondo contatore incrementa il suo stato di una unità ogni 6 impulsi di clock sino al 64simo quando anch esso ritorna allo ritorna allo stato iniziale unitamente al primo contatore (Q 5 Q 4 Q 3 Q 2 Q Q 0 =000000). In generale si può dire che il modulo totale di più contatori in cascata è uguale al prodotto dei moduli dei singoli contatori. 7. Vantaggi e svantaggi dei contatori asincroni. I contatori asincroni hanno l unico vantaggio costituito dalla semplicità circuitale a fronte dei seguenti inconvenienti: - limiti in frequenza determinati dai notevoli tempi di propagazione (v. par. 5, sez 9); - glitch e impulsi indesiderati (dovuti ai diversi ritardi di propagazione dei segnali nei circuiti) che possono essere causa di errori. 0
11 Contatori asincroni Fig. 5 Forme d onda d uscita di un contatore modulo 8 ottenute considerando il t pd di ciascun flip-flop. Fig. 6 Contatori asincroni in cascata che realizzano sistemi di conteggio: a) modulo 64 e b) modulo 60.
12 Contatori sincroni. Generalità. I contatori sincroni, così come quelli asincroni, sono costituiti da una serie di flip-flop in cascata ma si differenziano dai primi per il fatto che il segnale di clock è applicato con sincronia ad ogni flip-flop. Pertanto, per ottenere una determinata sequenza di conteggio, è necessario definire le funzioni degli ingressi (dati) dei vari flip-flop in modo da consentire, ad ogni impulso di clock, il passaggio di questi allo stato desiderato. 2. Contatori sincroni di modulo 2 N. Si analizzano, nel seguito, le fasi di realizzazione di un contatore binario sincrono di modulo 6. - Scelta dei flip-flop. Come detto in precedenza, è possibile adoperare flip-flop di tipo JK, D o T. Si decide, in questo caso, di adoperare flip-flop del tipo JK in numero N=4, tenendo conto del fatto che il contatore deve avere 2 N =6 stati. Si definisce tabella di eccitazione del flip-flop JK, quella tabella che consente di esprimere gli ingressi del flip-flop in funzione di tutte le possibili transizioni di stato (v. fig. 7). I valori della tabella di eccitazione del flip-flop si possono ricavare facilmente dall esame della tavola di verità. 2
13 - Tabella di eccitazione del contatore. E la tabella che riporta sulle prime N colonne (Q N, Q N- Q 0 ), riga per riga, tutti gli stati possibili del contatore, su un secondo gruppo di 2N colonne (J N, K N, J N-, K N- J 0, K 0 ) i valori degli gli ingressi necessari a portare i flip-flop negli stati successivi e, su un terzo gruppo di N colonne (Q N, Q N-,, Q 0 ) gli stati successivi del contatore. In altre parole, la tabella di eccitazione riporta tutti gli stati del contatore e, per ognuno di essi, gli ingressi necessari al passaggio nello stato successivo (v. fig.8). - Sintesi delle funzioni di ingresso. In riferimento alla tabella di eccitazione del contatore, si procede alla sintesi delle funzioni di ingresso dei flip-flop in funzione delle uscite precedenti degli stessi: J i =f i (Q 3,Q 2,Q,Q 0 ) e K j =g j (Q 3,Q 2,Q,Q 0 ). La sintesi delle funzioni di ingresso può essere efficacemente effettuata mediante l uso delle mappe di Karnaugh, come riportato in figura 9. - Sintesi ed analisi del circuito. In base alle funzioni di ingresso, sopra ricavate, si realizzano i circuiti combinatori di ingresso dei vari flip-flop costituenti il contatore (v. fig.0). Nella figura 0 è anche riportato il diagramma temporale degli stati. Si può notare come il bit meno significativo commuti ad ogni impulso di clock. Il secondo bit, di peso binario 2, varia ogni due cicli di clock, quando Q 0 =. Il terzo bit, di peso binario 2 2, varia ogni quattro cicli di clock, quando Q 0 e Q sono ad. Il quarto bit, di peso binario 2 3, varia ogni otto cicli di clock, quando Q 0, Q e Q 2 sono ad. 3
14 Contatori sincroni J K Q n Q n+ Transizioni Ingressi Q n -> Q n+ J K X X X 0 0 X (a) (b) Fig.7 (a) Tavola di verità di un flip-flop JK (b) Tabella di eccitazione di un flip-flop JK 4
15 Contatori sincroni Stato presente Eccitazione Stato futuro Q 3n Q 2n Q n Q 0n J 3 K 3 J 2 K 2 J K J 0 K 0 Q 3n+ Q 2n+ Q n+ Q 0n+ S X 0 X 0 X X S X 0 X X X S X 0 X X 0 X 0 0 S X X X X S X X 0 0 X X 0 0 S X X 0 X X 0 0 S X X 0 X 0 X 0 S 7 0 X X X X S X 0 0 X 0 X X 0 0 S X 0 0 X X X 0 0 S X 0 0 X X 0 X 0 S 0 X 0 X X X 0 0 S X 0 X 0 0 X X 0 S 3 0 X 0 X 0 X X 0 S 4 0 X 0 X 0 X 0 X S 5 X X X X Fig.8 Tabella di eccitazione di un contatore binario di modulo 6. 5
16 Contatori sincroni Q Q 0 Q Q 0 Q 3 Q Q 3 Q X X X X 0 0 X X X X X X X X 0 X X X X 0 J 3 = Q 2 Q Q 0 K 3 = Q 2 Q Q 0 Q Q 0 Q Q 0 Q 3 Q Q 3 Q X X X X 0 X X X X 0 X X X X 0 0 X X X X J 2 = Q Q 0 K 2 = Q Q 0 Q Q 0 Q Q 0 Q 3 Q Q 3 Q X X 00 X X 0 X X 0 X X X X X X 0 X X 0 X X J = Q 0 K = Q 0 6
17 J 0 = k 0 = (nelle colonne relative a J 0 e k 0 della tabella di eccitazione del contatore non compaiono 0) Fig. 9 Sintesi delle funzioni di ingresso dei flip-flop del contatore mod.6. Contatori sincroni Fig.0 Contatore binario sincrono modulo 6 e relativo diagramma degli stati. 7
18 3. Contatori sincroni con modulo arbitrario. La tecnica di comando sincrona si presta molto bene alla realizzazione di contatori con modulo arbitrario e con sequenze di conteggio prefissate. Per realizzare un contatore sincrono di modulo k arbitrario, occorre passare attraverso le fasi seguenti: - Scelta del numero e del tipo dei flip-flop. Il numero N di flip-flop è il numero minimo per cui vale la relazione: k<2 N. Un contatore ad N flip-flop, può avere un numero massimo 2 N stati ma di questi se ne utilizzano soltanto i k richiesti. Di solito, si utilizzano i flip-flop JK (o in certi casi anche D o T). Nelle figure, 2 e 3 sono riportate le fasi di realizzazione di un contatore di modulo k=6 (e quindi N=3) in cui si impiegano flip-flop JK. - Tabella di eccitazione del contatore. Consiste, come visto nel caso precedente, nel compilare una tabella che riporti sulle prime N colonne (Q N, Q N- Q 0 ), riga per riga, tutti i k stati richiesti del contatore, su un secondo gruppo di 2N colonne (J N, K N, J N-, K N- J 0, K 0 ) i valori degli gli ingressi necessari a portare i flip-flop negli stati successivi e, su un terzo gruppo di N colonne (Q N, Q N-,, Q 0 ) gli stati successivi del contatore. In figura è riportata la tabella di eccitazione di un contatore binario con N=3 flipflop di tipo JK e k=6 stati. 8
19 Contatori sincroni - Sintesi delle funzioni di ingresso. Facendo riferimento alla tabella di eccitazione del contatore, si possono ricavare le funzioni di ingresso dei flip-flop in funzione delle loro uscite : J i =f i (Q N-,, Q 0 ) e K j =g j (Q N-,, Q 0 ). La sintesi delle funzioni di ingresso può essere efficacemente effettuata mediante l uso delle mappe di Karnaugh. Come riportato in figura 2 nel caso di un contatore con K=6 si ottiene: J 2 = Q Q 0 J = Q 2 Q 0 J 0 = K 2 = Q 0 K = Q 0 K 0 = Occorre osservare che, nella sintesi delle funzioni di ingresso, si sono considerati i termini X (condizioni indifferenti) e * (stati indesiderati), come se assumessero il valore. In ogni caso, una volta definite le funzioni e quindi la rete logica, occorre verificare che gli stati eliminati o indesiderati non possano presentarsi. Se, comunque, per un motivo qualsiasi, il contatore si venisse trovare in uno stato indesiderato, occorre far in modo che esso non si blocchi e che, dopo alcuni cicli di clock, ritorni in uno stato predefinito. Nel nostro caso, qualora il contatore (di modulo 6) venga a trovarsi nello stato S 6 con Q 2 Q Q 0 =0, le funzioni di ingresso dei flip-flop assumono i seguenti valori: J 2 = K 2 = J = K = 0 e J 0 = K 0 = e, al successivo impulso di clock, portano il contatore nello stato S 7 (Q 2 Q Q 0 =) anch esso indesiderato. In questo stato, le funzioni di ingresso dei flip-flop, assumendo i valori: J 2 = K 2 = ; J = 0 ; K = ; J 0 = K 0 = riportano il contatore nello stato S 0 (Q 2 Q Q 0 =000). 9
20 Contatori sincroni Stato Eccitazione Stato futuro presente Q 2n Q n Q 0n J 2 K 2 J K J 0 K 0 Q 2n+ Q n+ Q 0n+ S X 0 X X 0 0 S X X X 0 0 S X X 0 X 0 S 3 0 X X X 0 0 S X 0 0 X X 0 S 5 0 X 0 X X Fig. Tabella di eccitazione di un contatore binario di modulo 6. 20
21 Contatori sincroni Q Q 0 Q Q 0 Q Q X X X X X X * * * * J 2 = Q Q 0 K 2 = Q 0 Q Q 0 Q Q 0 Q Q X X 0 X X 0 * * X X * * J =Q 2 Q 0 K = Q 0 Q Q 0 Q Q 0 Q Q X X 0 X X X * * X * * J = K = Il segno " * " sta ad indicare gli stati del contatore non utilizzati. Fig. 2 Sintesi delle funzioni di ingresso dei flip-flop del contatore mod.6. 2
22 Contatori sincroni Fig.3 Contatore binario sincrono modulo 6 e relativo diagramma degli stati. 22
23 Contatori sincroni - Conclusioni. La procedura illustrata deriva dal metodo generale di progettazione dei sistemi sequenziali intesi come macchine a stati finiti o automi. Infatti, il contatore sincrono costituisce un applicazione di macchina a stati finiti semplificata. 3. Tempi di propagazione. Nei diagrammi temporali degli stati occorrerebbe tener conto dei tempi di propagazione nei flip-flop (t pd(ff) ) e nelle porte (t pd(g) ). A questo proposito, si osserva che i tempi di propagazione nei flip-flop (t pd(ff) ) non sono uguali per tutti i flip-flop, aumentano con il numero delle porte di carico e variano a seconda che la transizione sia verso il livello alto o basso. Discorso simile si può fare per i tempi di propagazione (t pd(ff) ) delle porte logiche che costituiscono la rete combinatoria degli ingressi. In definitiva, assumendo degli opportuni valori massimi per t pd(ff) e t pd(g), possiamo definire la frequenza massima del clock con la seguente relazione: f max = t pd(ff) + t pd(g) +T S 23
Circuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliUn contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso
ontatori binari Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso L impulso di ingresso o impulso di conteggio può coincidere
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliLSS Reti Logiche: circuiti sequenziali
LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliProgetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Progetto di Contatori sincroni Mariagiovanna Sami Corso di reti Logiche 8 Anno 08 Introduzione Per le reti sequenziali esistono metodologie di progettazione generali, che partendo da una specifica a parole
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 2008-2009 Circuiti Sequenziali In questa
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliIntroduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:
INTRODUZIONE AI CONTATORI Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: o Conteggio di eventi o Divisione di frequenza o Temporizzazioni Principi
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
DettagliCorso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
DettagliIntroduzione. Progetto di Contatori sincroni. Contatori definizioni caratteristiche. Contatori
Progetto di Contatori sincroni Definizioni caratteristiche Contatori Binari Naturali Contatori a codice e modulo liberi ad anello e ad anello incrociato iato Contatori modulo diverso da 2 n 12/12/03 Introduzione
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliCORSO BASE DI ELETTRONICA (competenze digitali)
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliUniversità di Roma La Sapienza, Facoltà di Ingegneria Laurea Specialistica in Ingegneria Informatica, a.a Reti Logiche
Università di Roma La Sapienza, Facoltà di Ingegneria Laurea Specialistica in Ingegneria Informatica, a.a. 267 Reti Logiche Appellodel25ottobre27 Secondeprove (Rev. 2, 272) (D2) La derivata di una funzione
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliReti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 2012-2013 Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici
DettagliIl Livello Logico-Digitale. I circuiti sequenziali
Il Livello Logico-Digitale I circuiti sequenziali 22 --25 ommario Circuiti sequenziali e elementi di memoria Bistabile asincrono Temporizzazione e clock Bistabili D e sincroni Flip-flop - 2 - Circuiti
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliQ1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3
E3x - Presentazione della lezione E3 1/1- Obiettivi» ivisori di frequenza e contatori asincroni» Contatori sincroni» Shift register e convertitori SIPO e PISO» Concetto elementare di macchina a stati finiti
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
Dettaglia) Si scriva la tabella ingressi-uscite e per ogni mintermine individuato si scriva la forma algebrica corrispondente:
ARCHITETTURA DEI CALCOLATORI E SISTEMI OPERATIVI - ESERCIZI DI LOGICA. 30 OTTOBRE 2015 ESERCIZIO N. 1 LOGICA COMBINATORIA Si progetti in prima forma canonica (SoP) una rete combinatoria avente 4 ingressi
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliGli elementi di memoria: i bistabili
Gli elementi di memoria: i bistabili Slide 1 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliRegistri. Registri semplici
Registri Registri semplici........................................ 795 Registri a scorrimento................................... 797 Contatori asincroni con flip-flop T........................798 Contatori
Dettagli20 Tecnica del sequenziatore
20 Tecnica del sequenziatore 1. Funzionamento di un sequenziatore logico Fig. 1. Modulo di base per sequenziatore. L uso del sequenziatore pneumatico presenta i seguenti vantaggi: semplicità di progettazione;
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliSintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
DettagliCircuiti Sequenziali
Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali
DettagliElementi di memoria. Ing. Ivan Blunno 21 aprile 2005
Elementi di memoria Ing. Ivan Blunno 21 aprile 2005 1 Introduzione In questa dispensa verrà introdotta una particolare categoria di circuiti digitali: i circuiti sequenziali o circuiti con memoria. A differenza
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliPORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.
PORTE LOGICHE Premessa Le principali parti elettroniche dei computer sono costituite da circuiti digitali che, come è noto, elaborano segnali logici basati sullo 0 e sull 1. I mattoni fondamentali dei
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori
Fondamenti di Informatica B Lezione n.5 n.5 ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di Memoria Fondamenti di Informatica B Lezione n.5 In questa
DettagliFlip-Flop. Tipo Set/Reset. É il tipo più semplice di circuito sequenziale. Una realizzazione in logica NOR é rappresentata in figura:
Flip-Flop Sono gli elementi base per la costruzione di circuiti sequenziali complessi. Una caratteristica comune di tutti i circuiti sequenziali é quella di basarsi sull'uso di un circuito combinatorio
DettagliEs. 07 Bistabile asincrono SC, Latch. Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop
Es. 07 Bistabile asincrono SC, Latch sincrono SC, Latch sincrono tipo D, Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop sincrono T, Flip Flop Flop sincrono D Master Slave,
DettagliSintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliDESCRIZIONE DEL FUNZIONAMENTO
I FLIP FLOP 1.1. Flip Flop Set Reset In figura è rappresentato un f/f set reset con porte NAND. Si tratta del blocco fondamentale alla base di tutti i tipi di F/F. Tabella di verità del Flip Flop Set Reset
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliContatore asincrono esadecimale
Contatore asincrono esadecimale Il contatore asincrono è un circuito composto da un generatore di onde quadre (clock), quattro Flip Flop JK con Preset e Clear attivi a fronte logico basso. Preset, J e
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliEsercitazione del 03/04/ Soluzioni
Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni
DettagliMacchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
DettagliPage 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione
Ingegneria dell Informazione ezione B3: circuiti sequenziali EETTRONICA APPICATA E MISURE ante E CORSO B3 CIRCUITI SEUENZIAI» Circuiti sincroni» Contatori» Altri circuiti sequenziali» Cadenza massima clock
DettagliRETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali
ircuiti ombinatori e equenziali Lezione n.5 n.5 I circuiti logici possono appartenere a due categorie: ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
Dettaglix y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliNOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.
NOME e COGNOME (stampatello): Compito A Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo. 0 1 S1 S7/01 S2/11 S2 S2/10 S3/11 S3 S0 S2/01 S4 S0 S5/01 S5 S6/10 S4/11 S6 S5/10
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliProva d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliEsame di Architettura degli Elaboratori I Canali E-O e P-Z 10 Settembre 2002
Esame di Architettura degli Elaboratori I Canali E-O e P-Z 10 Settembre 2002 Compito A Esercizio 1 (15 punti) Nella rete logica mostrata in figura la porta 3 è difettosa e produce il valore logico 1 all
DettagliVerifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0
Verifica di Sistemi 1.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliLa figura 1.1 mostra la risposta di un Mosfet al segnale di controllo V CI.
1.1 - Rete di ritardo La figura 1.1 mostra la risposta di un Mosfet al segnale di controllo V CI. V ce I c 90% 90% V CI 10% 10% t on = t d(on) + t r t off = t d(off) + t r Fig. 1.1 Risposta di un Mosfet
DettagliModuli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali
Moduli logici Moduli logici Interfacciamento di dispositivi logici Parametri statici e dinamici Circuiti logici combinatori Circuiti logici sequenziali Esempi e misure su circuiti digitali Esempi ed esercizi
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliI circuiti sequenziali
Elementi di logica digitale I circuiti sequenziali I circuiti combinatori non hanno memoria. Gli output dipendono unicamente dagli input. ono necessari circuiti con memoria, che si comportano in modo diverso
Dettagli» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori
E2x - Presentazione della lezione E2 1/1- Obiettivi» erivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop ) a partire dai blocchi base combinatori» Analisi dei ritardi del FlipFlop e temporizzazione»
DettagliContatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliFlip-flop. Ritardo di propagazione
Flip-flop Ritardo di propagazione................................ 783 Tabelle di verità......................................... 784 Flip-flop SR elementare................................. 784 Interruttori
DettagliI FLIP FLOP: COMANDARE DUE LUCI CON UN SOLO PULSANTE
... I FLIP FLOP: COMANDARE DUE LUCI CON UN SOLO PULSANTE di Maurizio Del Corso m.delcorso@farelettronica.com Il nome è senza dubbio simpatico, ma cosa sono i FLIP-FLOP (FF)? Come funzionano? Quale è la
DettagliPROGETTO E VERIFICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON FLIP-FLOP JK.
PROGETTO E VERIICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON LIP-LOP JK. Definizione della funzione logica Ci proponiamo la realizzazione
DettagliLogica Sequenziale. Modulo 5
Logica Sequenziale Modulo 5 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica sequenziale Un blocco di logica sequenziale
DettagliArchitetture 1 AA Canale EO Andrea Sterbini 26 Gennaio Parte 1
Esercizio 1 (5 punti) Architetture 1 AA 2003-2004 Canale EO Andrea Sterbini 26 Gennaio 2004 Parte 1 Si dimostri senza usare l'induzione perfetta l'identità: x y x y x y z=x z x y x y z Esercizio 2 (10
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
DettagliSoluzione Mappa di karnaugh BC Soluzione Mappa di karnaugh BC
Esercizio 1a - 1 Considerare il circuito descritto dal seguente listato VERILOG. Individuare un hazard (se ne sono presenti piu` di uno, basta indicarne uno), dire per quali ingressi e transizione avviene,
Dettagli