Implementazione di circuiti

Transcript

1 Implementazione di circuiti PLA: Programmable Logic Array matrici regolari AND e OR in successione personalizzabili dall utente ROM: Read Only Memory circuiti ad hoc che implementano una particolare funzione in modo irreversibile MUX per una funzione di n variabili occorrono 2 n linee di ingresso troppi pin per n > 4 9 PLA La matrice degli AND ha n linee di ingresso ciascuna porta ha in ingresso le n linee e il loro complemento L utente fornisce la matrice che dice quale linea entra (e come) in quale porta AND matrice dei mintermini il PLA è programmato in base ad essa bruciate le linee che non servono Le uscite della matrice AND entrano nella matrice OR programmata come la precedente in base ad un altra matrice fornita dall utente una porta OR per ogni funzione calcolata 10 5

2 PLA Programmable Logic Array Inputs AND gates Product terms OR gates Outputs 11 PLA: esempio Realizzare con un PLA la funzione descritta dalla seguente TT X 0 X 1 X 2 X 0 X 1 X AND OR 12 6

3 esercizi Realizzare mediante PLA con 3 ingressi la funzione maggioranza la funzione che vale 1 se e solo se 1 solo bit di ingresso vale 1 un decoder la funzione che vale 0 se l input è pari, 1 se dispari la funzione che calcola i multipli di 3 (con 4 ingressi) 13 esercizi Realizzare mediante PLA un codificatore trasforma 2 n linee di input in n linee di output parole di un linguaggio in parole di un altro linguaggio le configurazioni ammesse in ingresso hanno un solo valore a 1 mintermini di funzioni a n variabili le corrispondenti configurazioni in uscita sono date dalla stringa a n bit che rappresenta l indice i del mintermine in ingresso es.: con 8 linee di input (da 0 a 7), 3 linee in uscita; se in ingresso la linea 4 è a 1, in uscita le linee 0 e 1 sono a 0, la linea 2 è a 1 (100 = 4) 14 7

4 Codificatore X 7 X 6 X 5 X 4 X 3 X 2 X 1 X X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7 Z Z 2 X 0 X 1 X 7 = X 1 +X 3 +X 5 +X 7 = X 2 +X 3 +X 6 +X 7 Z 2 = X 4 +X 5 +X 6 +X 7 Z 2 Read Only Memory Un metodo alternativo per implementare un insieme di funzioni logiche Read Only Memory, memoria di sola lettura funge anche da modulo combinatorio a uscita multipla n linee di ingresso, m linee di uscita (ampiezza) a ciascuna delle 2 n (altezza) configurazioni di ingresso (parole di memoria) è associata permanentemente una combinazione delle m linee di uscita l input seleziona la parola da leggere di m bit, che appare in uscita realizzato con un decoder n-a-2 n seguito da una matrice di m porte OR 16 8

5 ROM: esempio Realizzare con una ROM la funzione descritta dalla seguente TT X 0 X 2 X 1 X X 1 X 2 indirizzi contenuto 17 ROM: esercizi Realizzare mediante ROM (3 a 4) le funzioni Z 3 Z 2 così definite: almeno un input non nullo, esattamente due input non nulli, maggioranza, tutti gli input non nulli (2 a 8) la tabella della codifica ASCII delle lettere nella parola MELA (4 a 5) le funzioni che rappresentano i valori 13, 9, 10, 6,

6 Addizionatore Circuito che calcola la somma di due bit con il riporto in ingresso r in b 1 b r out s r in b 1 b = r out s 0 19 Addizionatore Realizzare il circuito dell addizionatore (full adder) con un PLA e con una ROM b 1 b 0 r in 20 s 0 r out 10