3.5 Esercizi con strumenti automatici

Transcript

1 Algebra di commutazione Esercizi con strumenti automatici Per esemplificare i concetti descritti in questo capitolo si consideri l esempio di un circuito che esegue la somma di numeri interi in positivi. L algoritmo di somma è stato descritto nel Capitolo 2. Facendo riferimento al VHDL (si veda l'appendice A), come linguaggio di descrizione dello hardware, l entity di un sommatore può essere descritta nel seguente modo: entity SOMMATORE is port ( A,B,CIN; in BIT; O,COU: out BIT); end SOMMATORE; La funzionalità del sommatore può essere descritta in stile data-flow dalla seguente architecture in cui sono direttamente riportate le equazioni del sommatore viste nel Capitolo 2: architecture DATAFLOW of SOMMATORE signal V: BIT; begin V <= A xor B; O <= V xor CIN; COU <= (A and B) or (V and CIN); end DATAFLOW; Volendo utilizzare un linguaggio alternativo per la descrizione dello hardware, è possibile modellare lo stesso comportamento utilizzando SystemC (si veda l'appendice A). Una possibile descrizione SystemC del sommatore è la seguente: // file sommatore.h #include "systemc.h" //Dichiarazione del modulo SC_MODULE(sommatore) { sc_in<bool> a, b, cin; //Dichiarazione degli ingressi sc_out<bool> o, cout; //Dichiarazione delle uscite void somma(); //metodo che realizza la somma // Dichiarazione del costruttore SC_CTOR(sommatore) { // Dichiarazione di un processo di tipo // SC_METHOD sensibile agli ingressi SC_METHOD(somma); sensitive(a); sensitive(b); sensitive(cin); }; };

2 76 Capitolo 3 // file sommatore.cpp #include "sommatore.h" // Implementazione del metodo somma dichiarato nel modulo void sommatore::somma() { // Dichiarazione variabili locali bool a1, b1, cin1, v, o1, cout1; a1 =a.read(); //lettura dalle porte di input b1 =b.read(); cin1 = cin.read(); v = a1 ^ b1; // a1 xor b1 o1 = v ^ cin1; // v xor cin1 cout1 = (a1 & b1) (v & cin1); // a1 b1 + v cin1 o.write(o1); //scrittura delle porte di output cout.write(cout1); } Il modello è realizzato con un processo di tipo SC_METHOD sensibile ai segnali di ingresso. Le operazioni logiche (^, & e ), predefinite per il tipo bool, permettono di realizzare la funzionalità richiesta. La simulazione dei modello VHDL o SystemC ci permette di verificare la funzionalità del sommatore, ma non ci permette di modellarlo esplicitando le forme canoniche descritte nei paragrafi precedenti. Per fare questo è possibile utilizzare SIS. Per costruire il modello del sommatore in SIS è necessario innanzi tutto scrivere un file in formato.blif che ne specifichi l interfaccia:.model SOMMATORE.inputs A B CIN.outputs O COUT Si noti che tutte le parole chiave del formato.blif iniziano con un punto, non c è distinzione tra lettere maiuscole e minuscole, il modello si conclude con la parola chiave e nessuna network è associata a questo modello. Ossia, questo modello non fornisce una corrispondenza tra ingressi e uscite che deve essere fornita mediante la tabella delle verità del sommatore. Infine, tutti i segnali in formato.blif sono di tipo BIT. Se si crea il file di testo sommatore.blif con la descrizione del modello, è possibile utilizzare SIS per eseguire i comandi di base (in grassetto) 2 : UC Berkeley, SIS 1.3 (compiled 31-Dec-98 at 11:17 AM) sis> read_blif sommatore.blif Il modello del sommatore viene caricato in memoria. 2 È possibile avere la descrizione di ogni comando eseguendo help nome_comando.

3 Algebra di commutazione 77 sis> print_stats SOMMATORE pi= 3 po= 2 nodes= 2 latches= 0 lits(sop)= 0 Il modello in memoria si chiama SOMMATORE, ha 3 bit di ingresso (pi), 2 bit di uscita (po), 0 elementi di memoria (latches) e la rete associata è composta da 2 nodi (nodes) a cui non sono associate equazioni poiché il numero di letterali (lits), calcolato in somma di prodotti (sop), è zero. sis> write_blif.model SOMMATORE.inputs A B CIN.outputs O COUT.names O.names COUT La lettura del modello ha quindi fatto sì che SIS creasse una network in cui le uscite sono poste a zero, come si vede stampando sullo schermo il modello corrente. sis> quit In questo modo si abbandona il programma. Le uscite sono poste a 0 perché vengono descritte dal comando.names mediante il loro On-set, ossia mediante l elenco dei mintermini. Nel caso precedente questo elenco è nullo quindi, l On-set è nullo, quindi la funzione vale sempre 0. Associamo invece adesso una rete al modello del sommatore. È sufficiente descrivere i valori che i segnali O e COUT devono assumere in funzione degli ingressi A, B e CIN. Riprendiamo il modello descritto precedentemente in VHDL. Il file sommatore.blif che descrive queste equazioni diventa il seguente:.model SOMMATORE.inputs A B CIN.outputs O COUT # calcolo valore V.names A B V # calcolo valore O.names V CIN O # calcolo carry out.names A B V CIN COUT

4 78 Capitolo 3 Il caricamento in SIS di questo nuovo file e la stampa delle statistiche corrispondenti, producono ora: sis> print_stats SOMMATORE pi= 3 po= 2 nodes= 3 latches= 0 lits(sop)= 12 Lo stesso modello del sommatore può essere costruito più agevolmente utilizzando l interfaccia grafica di SIS, ossia il programma BVE (si veda l Appendice B). In Figura 3.15 viene mostrato lo schema del sommatore disegnato utilizzando BVE e il menù per la definizione della sua tabella delle verità. Figura 3.15 Descrizione grafica di un sommatore utilizzando BVE. Per verificare la correttezza del modello descritto è anche possibile simularlo assegnando in successione dei valori agli ingressi con il comando simulate. SIS

5 Algebra di commutazione 79 calcolerà i valori delle uscite in funzione degli ingressi utilizzando la descrizione della rete. La simulazione del sommatore è riportata in Figura Oltre a uno stile data-flow la rete in formato.blif può descrivere l interconnessione di componenti. Per esempio il sommatore a 2 bit può essere descritto collegando opportunamente due sommatori a 1 bit. Il file sommatore2.blif è il seguente:.model SOMMATORE2.inputs A1 A0 B1 B0 CIN.outputs O1 O0 COUT.subckt SOMMATORE A=A0 B=B0 CIN=CIN O=O0 COUT=C0.subckt SOMMATORE A=A1 B=B1 CIN=C0 O=O1 COUT=COUT.search sommatore.blif sis> simulate Outputs: 0 0 sis> simulate Outputs: 1 0 sis> simulate Outputs: 1 0 sis> simulate Outputs: 0 1 sis> simulate Outputs: 1 0 sis> simulate Outputs: 0 1 sis> simulate Outputs: 0 1 sis> simulate Outputs: 1 1 Figura 3.16 Simulazione del sommatore mediante SIS. Questo collegamento avviene mediante la parola chiave:.subckt nome_modello nome_formale=nome_attuale nome_formale=nome_attuale Il nome formale corrisponde al nome di un ingresso (o una uscita) del modello utilizzato, mentre il nome attuale è il nome di un segnale del modello del datapath. Attraverso l assegnamento di nomi attuali a nomi formali si ottiene l interconnessione di più modelli. Notare che durante il caricamento di un modello col comando read_blif, SIS richiede di avere a disposizione tutti i modelli utilizzati. Nel caso sommatore2 è quindi necessario includere nel file sommatore2.blif la

6 80 Capitolo 3 direttive.search che permette a SIS di trovare il modello del sommatore nel file di libreria sommatore.blif Esercizi 1) Si realizzi, utilizzando transistor di tipo P e N, la porta logica OR a partire dalla porta logica NOR. 2) Si trasformi la funzione f = xy + yv, applicando il teorema di Shannon, in una funzione equivalente in cui tutte e tre le variabili compaiono, eventualmente in forma negata, in ogni termine. 3) Si dimostri che l operatore NOR è un operatore universale. 4) Si trovi l insieme minimo funzionalmente completo che include l operatore XOR. 5) Si descriva in termini di porte logiche NAND, a uno e due ingressi, la funzionalità della porta logica XNOR. 6) Si scriva la tabella delle verità della funzione Booleana o = f(a, b, c), tale che o vale 1 solo se la somma (senza riporto) dei bit sulle linee a e b è uguale al valore della linea c. 7) Si ricavi l On-set e l Off-set dell Esercizio 6. 8) Si consideri un circuito combinatorio che ha due ingressi a 2 bit: A(a 1 a 0 ) e B(b 1 b 0 ), un ingresso op a 1 bit e un'uscita out a 1 bit. Se op = 0, out vale 1 se A > B. Se op = 1, out vale 1 se A = B. Definire l On-set della funzione out(op, a 1, a 0, b 1, b 0 ). 9) Si scriva l espressione secondo la prima forma canonica della funzione f (a, b, c) che ha On-set = {m 2, m 4, m 5, m 7 }. 10) Si scriva l espressione secondo la seconda forma canonica dell Esercizio 9. 11) Si disegni il circuito a due livelli corrispondente all espressione in somma di prodotti della funzione dell Esercizio 9. 3 I file di libreria sono ricercati da SIS nelle directory elencate nella variabile OPEN_PATH il cui valore può essere modificato col il comando set interno a SIS.